Графические ускорители NVIDIA серии GeForce 500
Автор: Олег Нечай
Опубликовано 05 июля 2011 года
В ноябре 2010 года компания NVIDIA представила обновлённую серию десктопных графических ускорителей на базе доработанной микроархитектуры Fermi. По сравнению с 400-й серией, появившейся на рынке осенью 2009 года, 500-е карты отличаются существенно меньшим энергопотреблением, повышенной производительностью и тихими системами охлаждения новой конструкции.
Особенности микроархитектуры Fermi
Прежде чем перейти к отличиям чипов на основе модифицированной микроархитектуры Fermi от микросхем первого поколения, напомним характерные особенности их конструкции.
Чипы на основе архитектуры Fermi относятся к классу MIMD (МКМД - вычислительная система со множественным потоком команд и множественным потоком данных). К ключевым особенностям Fermi относятся поддержка программного интерфейса DirectX 11 (включая шейдеры версии 5 и, самое главное, аппаратную тесселяцию), а также интерфейсов DirectCompute 11 и OpenCL 1.0, позволяющие использовать видеочип для общих (то есть, не графических) вычислений.
Для аппаратной поддержки тесселяции и алгоритма трассировки лучей в чипах используются параллельно работающие блоки растеризации и полиморфных движков, что позволило существенно поднять производительность рендеринга геометрии. Именно эту особенность можно считать главной, которая отличает ГП на основе микроархитектуры Fermi от микросхем предыдущего поколения.
Первые чипы с микроархитектурой Fermi получили индексы GF10x (GF расшифровывается как "Graphics Fermi"). "Полноформатный" графический процессор GF100 состоит из движка GigaThread, четырёх больших блоков Graphics Processing Clusters ("Кластеров графической обработки"), в каждый из которых входит по четыре мультипроцессора SM и выделенный движок растеризации. 16 мультипроцессоров, в свою очередь, объединяют 512 потоковых процессоров CUDA - по 32 в каждом SM, четыре текстурных модуля, полиморфный движок и 64 Кб кэш-памяти L1.
В мультипроцессоре установлены по два планировщика для группы CUDA (Warp Scheduler) и по два диспетчера инструкций. 48 блоков ROP сгруппированы в шесть модулей по восемь блоков, каждый из которых работает с одним из шести 64-разрядных контроллеров видеопамяти GDDR5 - общая ширина шины памяти составляет 384 бит. Объём кэш-памяти L2, подключённой к контроллерам кадрового буфера, - 768 Кб.
