Частотный синтез на основе ФАПЧ. Обзор методов синтеза | страница 23
3.7. Синтезатор Frac-N-Syn
Отмеченные недостатки рассмотренных выше схем компенсации помех дробности устраняются, в значительной мере, в схеме, представленной на рисунке 22 [48÷50].
Рис.22. Схема синтезатоа Frac-N-Syn
Работа схемы поясняется с помощью диаграмм на рисунке 23.
Делитель частоты с дробным переменным коэффициентом деления (ДДПКД) представлен здесь делителем частоты ДЧ, тактируемым опорной частотой Fr, и Аккумулятором, тактируемым частотой с выхода ДЧ. Коэффициент деления частоты в ДДПКД равен N=N>0-n, где N>0 и n – соответственно целочисленная и дробная части коэффициента деления. В качестве примера выбрано значение N=3—1/4. Важно отметить, что в выражении для N вместо «плюс n’, как это обычно используется для дробного делителя, здесь присутствует «минус n’.
Дробь в коэффициенте деления формируется с помощью аккумулятора. Для получения значения n=1/4 ёмкость Q аккумулятора равна Q=4. При переполнении аккумулятора коэффициент N уменьшается на единицу, чем и обеспечивается его дробное значение.
Блок вычислителя, который определяет значение А в дроби N=A/Q является арифметическим устройством. Частота его тактирования принципиальной роли не играет и потому на рисунке не показана. Имея на своих входах коды N>0, n и Q, этот блок вычисляет значение А. В приведенном примере N=11/4, то есть A=11. Числитель А этой дроби пропорционален опорной частоте Fr, а знаменатель – частоте Fc сигнала, получаемой в петле ФАПЧ.
По диаграммам рисунка 23 можно проследить, как образуется сигнал E>С для управления частотой ГУН в петле ФАПЧ.
Рис.23. Диаграммы, поясняющие работу схемы
В Регистре задержки цифровой процесс n (t) с выхода аккумулятора сдвигается по времени на один такт T>r импульсов Fr и в сумматоре к нему прибавляется значение А, в результате чего образуется процесс n (t+T>r) +A. Далее в Мультиплексоре, управляемом RS-триггером, чередуются значения n (t) и n (t+T>r) +A. RS-триггер срабатывает от импульсов сигнальной частоты Fc и импульсов с выхода ДЧ, частота Fr’ которых в среднем равна частоте Fc, Процесс в мультиплексоре записывается в Регистр памяти, тактируемый суммой импульсов Fc и Fr’, получаемой в элементе ИЛИ. С выхода регистра памяти цифровой процесс поступает на цифроаналоговый преобразователь ЦАП, в котором преобразовывается в аналоговый эквивалент. Фильтр ФНЧ на выходе ЦАП выделяет постоянную составляющую E>С для управления частотой ГУН, включенного в петлю ФАПЧ.
Для пояснения механизма компенсации помех дробности, внизу рисунка 23 приведена таблица, в которой обозначено (в условных единицах): T – длительности импульсов большего и меньшего уровней; А – высота импульсов большего и меньшего уровней; S – площади импульсов большего и меньшего уровней; 2S – сумма площадей двух соседних импульсов большего и меньшего уровней. Из таблицы следует, что площадь 2S на каждом периоде Tc сигнала остаётся постоянной, что является предпосылкой для эффективного подавления помех дробности. Строго говоря, последовательность импульсов, представленная их площадями, не является в точности периодической, но приближается к ней с увеличением длительности этой последовательности.
