Требования к взаимному расположению двух сигналов (например, A и B) задаётся временами предустановки, доступа, удержания и сохранения.
Время предустановки сигнала A относительно сигнала B: t>SU>(A–B) — это интервал между началами обоих сигналов.
На рисунке 69 а, б обозначено t>SU>(A–CS) и t>SU>(A–WR). Это времена предустановки сигналов CS и WR относительно адреса.
Время доступа обозначается символом A (от слова Access) — интервал времени от появления того или иного управляющего сигнала до появления информационного сигнала на выходе. Время доступа относительно адреса t>A>(A) часто обозначается просто t>A. Аналогично этому, время доступа относительно сигнала CS, т.е. t>A>(CS) обозначают t>CS.
Время удержания — интервал между началом сигнала A и концом сигнала B t>H>(A–B). На рисунке 69,б время t>H>(A–DI) удержания адреса относительно снятия входных данных представляет собой «цикл чтения», а t>H>(DI–CS) — время подготовки входных данных.
Время сохранения t>V>(A–B) — интервал между окончанием сигнала A и окончанием сигнала B. На рисунке 69,б интервал t>V>(RD–CS) означает время сохранения данных относительно сигнала «Выбор кристалла» (или сигнала чтения). Этот интервал необходимо обеспечить для уменьшения вероятности появления ошибки при чтении «неустановившейся» информации. Длительность сигнала обозначается t>W (индекс от слова Width — ширина).
В последнее время наиболее интенсивно развиваются статические ОЗУ выполненные по технологии КМОП, которые по мере уменьшения топологических норм технологического процесса приобретают всё более высокое быстродействие при сохранении своих традиционных преимуществ.
МС К155РУ2 — представляет собой ОЗУ со структурой 2D и с организацией 16×4=64 (Рисунок 70,а). МС изготовлена по технологии ТТЛ.
Массив ЭП представляет собой матрицу, состоящую из 16 строк и 4 столбцов. Элементы каждого из столбцов соединены внутренней разрядной линией данных и хранят одноимённые биты всех слов.
Ячейка памяти состоит из 4-х триггеров, управляемых общим сигналом.
При CS=0 одна из ячеек, соответствующая выставленному адресу, переходит в рабочее состояние, её сигналы поступают на входы элементов И>(7…10).
При CS=1 на всех выходах дешифратора низкие уровни и, следовательно, все триггеры отключены от входных шин накопителя.
При CS=0 и W=0 на выбранную ячейку поступают информационные сигналы с входов D1…D4 и элементом И>1 вырабатывается сигнал «Запись». Входная информация со входов D1…D4 записывается в ячейку.
