Элементы схемотехники цифровых устройств обработки информации | страница 26
Рисунок 26 Схема 4-разрядного АЛУ 564ИП3 а) и схема ускоренного переноса 564ИП4 б).
A(а>0–а>3) — первый операнд,
B(b>0–b>3) — второй операнд,
S(s>0–s>3) — код операции — 4 разряда.
Если M=0, то выполняются арифметические операции: 2>4=16, при M=1 выполняются логические операции: 2>4=16. Итого 16+16=32 операции.
F(f>0–f3) — результат операции. На выходе A=B появляется «1», если при выполнении операции вычитания результат операции будет равен «0», то есть A=B. Поскольку АЛУ параллельного типа, то имеются выходы генерации G и распространения переноса H. P>n и Р>n+4 — входной и выходной переносы.
Для увеличения разрядности обрабатываемых слов МС АЛУ можно соединять последовательно, как и в параллельных сумматорах с последовательным переносом. При этом, конечно, увеличивается время выполнения операций.
Уменьшить это время и, следовательно, увеличить быстродействие АЛУ можно применением схемы ускоренного переноса 564ИП4, рисунок 26, б). Используя четыре МС АЛУ и одну МС ускоренного переноса можно получить 16-разрядное полностью параллельное АЛУ, время суммирования которого равно времени суммирования одной микросхемы.
4.2 Кодирующие и декодирующие устройства
4.2.1 Шифраторы
Шифратор (кодер) — это функциональный узел, предназначенный для преобразования поступающих на его входы управляющих сигналов (команд) в n-разрядный двоичный код. В частности, такими сигналами или командами могут быть десятичные числа, например, номер команды, который с помощью шифратора преобразуется в двоичный код.
В качестве примера разработаем схему 3-разрядного шифратора. Вначале следует построить таблицу кодов (таблицу истинности), в которой код номера сигнала представим, например, двоичным кодом (Рисунок 27,а). Схема, реализованная на элементах ИЛИ, приведена на рисунке 27,б.
Рисунок 27 Таблица кодов 3-разрядного шифратора а), его функциональная схема б) и УГО в).
В общем случае, при использовании двоичного кода, можно закодировать 2>n входных сигналов. В рассмотренной выше схеме выходной код «000» будет присутствовать на выходе при подаче сигнала на вход X0 и в случае, если входной сигнал вообще не подаётся ни на один из входов. Для однозначной идентификации сигнала X0 в интегральных схемах формируется ещё один выходной сигнал — признак подачи входного сигнала, который используется и для других целей.
На рисунке 28 приведено УГО схемы 3-х разрядного приоритетного шифратора на 8 входов.
Рисунок 28 3-разрядный приоритетный шифратор К555ИВ1 а) и соединение двух МС б)
