Элементы схемотехники цифровых устройств обработки информации | страница 22
| 2…6 | ||
| Выходные напряжения, В: | ||
| низкого уровня U>0>ВЫХ | <0,05 | <0,1 |
| высокого уровня U>1>ВЫХ | U>ПИТ–0,05 | U>ПИТ–0,01 |
| Среднее время задержки сигнала, нс: | ||
| для U>ПИТ=5 В | 60 | 3,5 |
| для U>ПИТ=10 В | 20 | — |
| Допустимое напряжение помехи, В | 0,3 U>ПИТ | — |
| Мощность, потребляемая в статическом режиме, мВт/корпус | 0,1 | 0,1…0,5 |
| Входное напряжение, В | 0,5…(U>ПИТ+0,5 В) | 0,5…(U>ПИТ+0,5 В) |
| Выходные токи, мА | 1…2,6 | >2,4 |
| Мощность, потребляемая при частоте переключения f=1 МГц, U>ПИТ=10 В, C>н=50 пф, мВт/корпус | 20 | — |
| Тактовая частота, МГц | — | 150 |
4 Цифровые устройства комбинационного типа
Цифровыми устройствами комбинационного типа или цифровыми автоматами без памяти называются цифровые устройства, логические значения на выходе которых однозначно определяются совокупностью или комбинацией сигналов на входах в данный момент времени. К ним относятся суммирующие схемы, шифраторы и дешифраторы, мультиплексоры и демультиплексоры, цифровые компараторы и другие устройства. Цифровые устройства комбинационного типа выпускаются в виде интегральных микросхем или входят в состав больших интегральных микросхем, таких как процессоры, запоминающие и другие устройства.
4.1 Двоичные сумматоры
4.1.1 Одноразрядные сумматоры
В цифровой вычислительной технике используются одноразрядные суммирующие схемы с двумя и тремя входами, причём первые называются полусумматорами, а вторые — полными одноразрядными сумматорами. Полусумматоры могут использоваться только для суммирования младших разрядов чисел. Полные одноразрядные сумматоры имеют дополнительный третий вход, на который подаётся перенос из предыдущего разряда при суммировании многоразрядных чисел.
На рисунке 21, а) приведена таблица истинности полусумматора, на основании которой составлена его структурная формула в виде СДНФ (Рисунок 21, б). Функциональная схема, составленная на элементах основного базиса в соответствии с этой структурной формулой, приведена на рисунке 21, в).
Рисунок 21 Одноразрядный полусумматор: а) таблица истинности, б) структурная формула, в) функциональная схема.
Основными параметрами, характеризующими качественные показатели логических схем, являются быстродействие и количество элементов, определяющее сложность схемы.
Быстродействие определяется суммарным временем задержки сигнала при прохождении элементов схемы. В приведённой выше схеме быстродействие определяется задержкой в трёх логических элементах.
Кроме количества элементов сложность схемы, как было отмечено выше, определяется количеством входов элементов, по которым выполняются логические операции. Этот параметр называется «Число по Квайну». Приведённая выше схема содержит 6 элементов и имеет 10 входов (Число по Квайну равно 10).
