Элементы схемотехники цифровых устройств обработки информации | страница 15
Таблица 7 Параметры некоторых серий логических элементов ТТЛ
| ПАРАМЕТРЫ | СЕРИИ | ||||
|---|---|---|---|---|---|
| Универсальные | Высокого быстродействия | Микромощные | |||
| 133, 155 | К531 | КР1531 | К555 | Кр1533 | |
| Входной ток I>0>ВХ, мА | -1,6 | -2,0 | -0,6 | -0,36 | -0,2 |
| Входной ток I>1>ВХ, мА | 0,04 | 0,05 | 0,02 | 0,02 | 0,02 |
| Выходное напряжение U>0>ВЫХ, В | 0,4 | 0,5 | 0,5 | 0,5 | 0,4 |
| Выходное напряжение U>1>ВЫХ, В | 2,4 | 2,7 | 2,7 | 2,7 | 2,5 |
| Коэффициент разветвления по выходу K>РАЗ | 10 | 10 | 10 | 20 | 20 |
| Коэффициент объединения по входу K>ОБ | 8 | 10 | — | 20 | — |
| Время задержки распространения сигнала t>ЗАД.ср | 19 | 4,8 | 3,8 | 20 | 20 |
| Потребляемый ток, мА: | |||||
| I>0>ПОТ (при U>0>ВЫХ) | 22 | 36 | 10,2 | 4,4 | 3 |
| I>1>ПОТ (при U>1>ВЫХ) | 8 | 16 | 2,8 | 1,6 | 0,85 |
| Допустимое напряжение помехи, В | 0,4 | 0,3 | 0,3 | 0,3 | 0,4 |
| Напряжение питания, В | 5 | 5 | 5 | 5 | 5 |
| Выходные токи, мА: | |||||
| I>0>ВЫХ | 16 | 20 | 20 | 8 | 4 |
| I>1>ВЫХ | -0,4 | -1 | -1 | -0,4 | -0,4 |
| Средняя потребляемая мощность на элемент, мВт | 10 | 19 | 4 | 2 | 1,2 |
3.3 Эмиттерно-связанная логика
Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки R>К, а в цепь эмиттеров обоих транзисторов — общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал U>вх, а на вход другого — опорное напряжение U>оп. Схема симметрична, поэтому в исходном состоянии (U>вх=U>оп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток I>О.
Рисунок 14 Эмиттерно-связанная логика: а) переключатель тока;
б) упрощенная принципиальная схема
При увеличении U>вх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении R>э, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (U>вх=U>1), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I>0 выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения.
При уменьшении U>вх до уровня лог. «0» (U>вх=U>0), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения.
В схеме ЭСЛ (Рисунок 14,б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5.
При подаче на все входы или на один из них, например, первый, сигнала U>ВХ>1=U>1, транзистор VT1 открывается и через него протекает ток I
