1. Делитель M делит выходную частоту прескалера в M раз.
2. Счётчик A загружается начальным значением A передним фронтом импульса с выхода делителя M и тактируется входными импульсами этого делителя.
3. Состояние счётчика A уменьшается на единицу с приходом переднего фронта каждого тактирующего сигнала. Когда счётчик достигает состояния «0», то он остаётся в этом состоянии до тех пор, пока следующий сигнал загрузки не установит в нём начальное значение, равное A.
4. Когда состояние счётчика A «ненулевое», то он выдаёт сигнал высокого уровня на своём выходе, и этим уровнем устанавливается коэффициент P+1 в прескалере. При «нулевом» состоянии счётчика уровень на его выходе низкий, и в этом случае прескалер переключается в режим деления на P.
В другом варианте счётчик А может быть и с обычным направлением счёта (up counter), в котором состояния не списываются, а добавляются. В этом случае импульс Reset устанавливает счётчик в состояние «0». Далее состояния счётчика увеличиваются на единицу с каждым импульсом Clock, и при полном заполнении его ёмкости А счёт прекращается. Когда состояние счётчика ниже, чем А, сигнал с выхода поглощающего счётчика на управляющем входе прескалера имеет высокий уровень, а при состоянии А – низкий уровень. Следовательно, счётчик А с прямым направлением счёта (up counter) может управлять выбором коэффициентов Р и Р+1 в прескалере точно так же, как и счётчик с обратным направлением счёта (down counter), как это было описано выше.
Но вернёмся далее к варианту с поглощающим счётчиком с обратным направлением счёта. В начале цикла деления состояние поглощающего счётчика ненулевое и, следовательно, коэффициент деления прескалера равен Р+1. Прескалер продолжает деление частоты с этим коэффициентом в течении (Р+1) А периодов входных импульсов, после чего уровень на выходе поглощающего счётчика, то есть на управляющем входе прескалера, изменится с высокого на низкий, и, следовательно, коэффициент деления прескалера изменится с Р+1 на Р. А пока коэффициент деления равен Р+1, и если М ≥ А, то пройдёт А периодов тактирующих импульсов на входе поглощающего счётчика, в течение которых состояния счётчика будет меняться с начального состояния А до А-1, А-2…1, обеспечивая высокий уровень, поддерживающий значение коэффициента, равное Р+1. В течение оставшихся М-А тактов (поскольку М ≥ А) состояние счётчика нулевое, что обеспечивает низкий уровень на его выходе, который, в свою очередь, поддерживает коэффициент деления прескалера, равный Р. Таким образом, полный коэффициент N делителя частоты, представленного на рисунке 3.1, складывается из коэффициента Р+1 в течение А тактов и коэффициента Р в течение М-А тактов, то есть
