Частотный синтез на основе ФАПЧ. Обзор методов синтеза | страница 69

1. W.F. Egan, Phase—Lock Basics, 2-nd Edition, John Wiley & Sons, Inc., Hoboken, NJ, 2007.

2. V. Manassewitsch, Frequency Synthesizers Theory and Design, 3-rd Edition, John Wiley & Sons Inc., Hoboken, NJ, 1987.

3. Д. Н. Шапиро и А. А. Паин, Основы теории синтеза частот, Радио и связь, М., 1981.

4. В. А. Левин, В. Н. Малиновский, С. К. Романов, Синтезаторы частот с системой импульсно-фазовой автоподстройки, Радио и связь, М., 1989.

5. В. И. Козлов, Импульсно-фазовый детектор, Патент России №356775, приоритет 22.07.1963.

6. В. И. Горошков, Радиоэлектронные устройства (Справочник), Радио и связь, М. 1984.

Как отмечалось выше, функции частотного и фазового детекторов могут быть одновременно осуществлены в едином устройстве – частотно-фазовом детекторе (ЧФД). В синтезаторах частоты вот уже более 40 лет применяют ЧФД с накачкой заряда (далее, для краткости, просто ЧФД), и особенно широко – в последние годы. Впервые идею такого детектора предложил Treadway [1], хотя в работе [2] утверждается, что первое упоминание о таком ЧФД было в статье [3], а это на 7 лет позже. Популярность ЧФД с накачкой заряда объясняется, во-первых, простотой, с которой обеспечивается перестройка ФАПЧ во всём частотном диапазоне ГУН (полоса захвата практически равна полосе удержания), а во-вторых – некоторыми другими достоинствами, о которых будет далее.

Схема ЧФД описана во многих печатных работах, например [2, 4]. Здесь, с помощью рисунка 2.1, рассмотрим лишь основные принципы её действия как базовой модели.

Рис. 2.1. Схема ЧФД с накачкой заряда

Цифровая часть схемы ЧФД содержит два D-триггера, Т1 и Т2, тактируемых соответственно импульсами c опорной Fr и сигнальной Fс частотами, и ячейку ИЛИ-НЕ. Электронные ключи Sw1 и Sw2 подсоединяют генераторы тока для заряда емкости C до напряжения +V или —V. При этом R – корректирующий резистор изодромного звена RC. Ячейка ИЛИ-НЕ формирует на своём выходе импульс установки «1» при наличии логических нулей на обоих её входах. Этот импульс подаётся через элемент задержки Delay (о его назначении будет позже) на входы S триггеров и положительным фронтом устанавливает их в состояние «1» на выходах Q триггеров. В этом состоянии каждый из триггеров находится до тех пор, пока на его вход C не поступит импульс, который положительным фронтом перебросит его в то состояние, в котором находится вход D, то есть в «0». После этого каждый из триггеров остается в состоянии «0», независимо от числа входных импульсов, до тех пор, пока на вход S не поступит следующий логический уровень «1». Ключи Sw1 и Sw2 подсоединяют источники тока +V или -V при наличии логического уровня «1» на инверсном выходе соответствующего триггера. На диаграммах эти выходы не показаны; понятно, что они противофазны выходам Q-триггеров.