для него будет равна 7 циклам.
Как и функция SDRAM Tras Timing Value, эта функция BIOS управляет минимальным временем активации банка памяти (tRAS). Под минимальным временем активации подразумевается временной интервал между активацией строки и моментом, когда эта строка может быть деактивирована. Отсюда и возникло название опции DRAM Act to PreChrg CMD, которое является сокращением от DRAM Activate Command to Precharge Command (Команда между активацией DRAM и обновлением).
Если период tRAS слишком велик, это может привести к снижению производительности, так как деактивация активных строк задерживается. При уменьшении периода tRAS активная строка будет деактивирована быстрее.
Однако если период tRAS слишком короткий, времени для завершения операции может быть недостаточно. Это снижает производительность системы и может вызвать потерю или повреждение данных.
Чтобы получить оптимальную производительность, используйте минимальное значение. Как правило, оно равно: CAS Latency (Время ожидания CAS) + tRCD + 2 цикла таймера. Например, если вы настроили CAS Latency на 2 цикла, а tRCD на 3 цикла, вы получаете значение, равное 7 циклам.
Если ваша система будет сообщать об ошибках или зависать, увеличьте значение tRAS на один цикл, чтобы стабилизировать работу.
DRAM Burst Length 8QW (Продолжительность записи 8QW для DRAM)
Обычные опции: Enabled, Disabled.
Блоковые операции (burst transactions) повышают производительность SDRAM, так как данные читаются и записываются блоками с использованием только одного адреса столбца.
В такой операции только при первой передаче данных для чтения или записи учитывается начальная задержка, необходимая для активации столбца. Последующие операции в последовательности выполняются без задержки. Это позволяет намного быстрее считывать и записывать блоки данных.
Например, блоковая операция из четырех записей может включать задержки: 4-1-1-1. На выполнение четырех записей операции понадобится семь циклов.
Если же четыре записи не объединены в блоковую операцию, задержки будут стандартными: 4-4-4-4. На выполнение четырех записей операции понадобится 16 циклов, то есть на 9 циклов больше (или в два раза медленнее).
Функция BIOS DRAM Burst Length 8QW позволяет управлять продолжительностью операции записи.
Если вы выключите данную опцию, операция записи будет ограничена четырьмя QW.
Если вы включите данную опцию, операция записи будет ограничена восемью QW.
Так как начальное ожидание CAS фиксировано для каждой операции, увеличение время записи позволяет записать или считать больше данных с меньшей задержкой. Поэтому запись длиной 8 выполняется быстрее, чем запись длиной 4.
